



10

18

2160 sp

نظري

كلية الهندسة المعلوماتية

السنة الثانية

DRAM



د. عماد الدين محمد

RB Informatcs; 23/06/2025

بنیان الحاسوب ا

بسم الله الرحمن الرحيم


الـ RAM لها نوعين:

SRAM (Static RAM)	DRAM (Dynamic RAM)	
عالية جداً	أقل من SRAM	سرعة الأداء
لا تحتاج لتحديث دوري	تحتاج لتحديث دوري	الحاجة للتحديث
عالية (6 ترانزستورات لكل خلية)	أقل (ترانزستور + مكثف لكل خلية)	التكلفة
ذاكرة رئيسية	ذاكرة تخزين مؤقت	الاستخدام



سننتحدث عن الـ DRAM في هذه المحاضرة

بداية عندما نتحدث عن الذاكرة نبدأ بالتحدث بـ bits (Binary digit) تأخذ قيمتين (0,1).

سننتحدث عن كيفية عمل الترانزستور:




إذا تم تطبيق جهد على Gate تفتح الـ Gate، التيار ينتقل من Source إلى Drain وإذا لم يتم تطبيق جهد يمنع تدفق التيار وفي هذه الحالة نقول عن الترانزستور أنه switch لأنه يمكنه التحكم في تشغيل وإيقاف التيار الكهربائي وفي حال لم يتم تطبيق جهد يمر التيار من Drain إلى Source كونه تم تخزين الطاقة الكهربائية في Capacitor.




Capacitor


CSDN @ctbinzi




Capacitor



Capacitor




Capacitor




Capacitor

Cell contains binary digit 1

Full charged: 1
Low charged: 0




Capacitor



Capacitor

Cell contains binary digit 0


هنا تكلمنا عن bit واحد سوف نأخذ الآن مثال 4×4 :




ستحدث عن عملية ربط الترانزستورات مع بعضها البعض:

- بشكل أفقي عن طريق word Lines مرتبطة مع Gate.
- وبشكل شاقولي عن طريق bit Lines مرتبطة مع Source.


شكل ال Memory بشكل كامل:




عينة للإيضاح:



يوجد فيها أصفار ووحدات (تخزين المعلومات)




نلاحظ وجود Sense Amplifiers (تركيبته الداخلية عبارة عن دارات Flip Flops) مرتبطة مع 2 bit line حيث يقوم بتقسيم الـ memory إلى قسمين:



مثال: ما هو محتوى الخلية الملونة:



الحل: لا يمكن قراءة محتوى خلية فقط يجب قراءة محتوى الصف كامل.



لمعرفة محتوى الخلية:


1. نقوم بـ Pre-charge لكل bit line لـ 50% من volt الـ memory لنفرض هنا أن الذاكرة تعطي 3v فنعطي على كل bit line 1.5v لفترة وجيزة.
2. نعطي high voltage على word Line للخلية المراد قراءتها.

في هذا المثال:


أعطينا على bit line 1.5v ثم فصلنا فأصبح عليهم شحنة، ثم نذهب للـ Cell المرادة ونعطي high volt على word Line الخاص بها فأصبح الـ Gate كلها مفتوحة.

■ ملاحظة:


عندما يكون الـ capacitor صفر (ليس لها شحنة) سوف ينتقل جزء بسيط من charge من الـ bit line على الـ capacitor (يعني الـ bit line سيخسر من شحنته جزء بسيط والـ capacitor سوف تزداد شحنتها جزء بسيط) وعندما يكون الـ capacitor فيها شحنة كبيرة عندها الشحنة ستنتقل من الـ capacitor على bit line لأن الـ capacitor شحنته عالية والـ bit line شحنته قليلة).



حيث يقوم الـ Sense amplifier بمقارنة قيمة الـ bit المرتبط به من الأعلى فإما يزيد بمقدار صغير جداً وهو الدلتا (δ) أو ينقص، إذا كانت خلية الذاكرة في حالة (1) فإن المكثف مشحون ويأخذ Sense amplifier نصف الشحنة ويضعها إلى إشارة (1) أما إذا كانت خلية الذاكرة في حالة (0) سينتقل جزء من الـ bit Line إلى Capacitor ولا يأخذ sense amplifier أي شحنة.



عملية read هي Destructive هذا لأن البيانات في الخلية تُفقد ويجب كتابتها مرة أخرى بعد القراءة لاستعادة البيانات إلى الخلية.



كيف تتم هذه العملية؟


في المكان الذي يوجد فيه (0) سنضع على bit Line الشحنة (0) أي لا يوجد شحنة.
في المكان الذي يوجد فيه (1) سنضع على bit Line الشحنة (3V).

■ ملاحظة:

مع مرور الوقت سوف يتم تسريب للشحنة لذلك سنقوم بعملية مشابهة لعملية (Refresh) وهي read, write وتتم في الذاكرة كل (64ns) هكذا تحافظ الـ RAM على بياناتها.


■ مثال آخر:

لدينا 8×8 خلية





1	0	0	0	0	0	0	0
0	0	1	1	1	1	1	0
0	1	1	1	1	0	0	1
0	0	0	0	0	1	0	0
0	0	0	0	0	0	0	0
1	1	0	1	0	0	1	1
0	0	1	0	1	0	0	0
0	0	0	0	0	0	0	1

لتحديد Address ما في هذا المثال نحتاج إلى 3 bit لتميز Row و 3 bit لتميز Column.
لماذا 3bit؟ $2^3=8$



أول 3 bits تم أخذهم للصف Row Address Buffer موصول مع Decoder Buffer هي Latches.
وأيضاً 3 bits خاصين بالأعمدة Column Address Buffer موصول مع Multiplexer.










قمنا بإضافة دائرة تحكم سوف نتعلمها بالمقرر القادم بإذن الله، في مثالنا 6 Bases وهذا كثير جداً لذلك سنقلل إلى 3 وستحكم فيما تكون الإشارة للـ Row أو Column عن طريق RAS (Row Address store) لتحديد صف معين و CAS (Column Address store) لتحديد عمود معين.



يوجد تعليمتين نقوم بهن على الـ Memory وهي Read, write لمعرفة ماهي العملية أضفنا $\overline{WE}$ (Write Enable).



- $\overline{WE} = 0 \rightarrow$ تحدث عملية الكتابة
- $\overline{WE} = 1 \rightarrow$ تحدث عملية القراءة











انتهت المحاضرة..!